VHDL: ROM Dua Port

author-image

By

Contoh ini menguraikan desain ROM port ganda 256-bit x 8-bit dengan dua port alamat untuk operasi baca di VHDL. Alat sintesis dapat mendeteksi desain ROM dalam kode HDL dan secara otomatis menyimpulkan megafungsi altsyncram atau lpm_rom tergantung pada arsitektur perangkat target.

Gambar 1. Dua port rom diagram tingkat atas.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

Tabel 1. Daftar Port ROM Port Ganda

Deskripsi Jenis Nama Port
addr_a[7:0], addr_b[7:0] Input Input alamat baca 8-bit untuk port A dan port B
Clk Input Input clock
q_a[7:0], q_b[7:0] Output Output data 8-bit untuk port A dan port B

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.