Turbo Intel® FPGA IP
Inti Turbo Intel FPGA IP adalah CODEC kode koreksi kesalahan depan yang mendukung standar UMTS dan LTE. Inti Turbo IP dapat diparameter sebagai encoder atau decoder.
Turbo Intel® FPGA IP
Fitur
- Sesuai dnegna 3GPP LTE
- Sesuai dengan 3GPP UMTS dengan dukungan untuk ukuran blok dari 40 hingga 5.114
- Model bit akurat C/MATLAB untuk simulasi atau pembuatan vektor pengujian RTL
Tipe | Fitur |
---|---|
Decoder |
|
Encoder |
|
Link Terkait
Sumber Daya Tambahan
Cari IP
Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.
Dukungan Teknis
Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik yang terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.
Evaluasi dan Pembelian IP
Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.
Mendesain dengan IP Altera® FPGA
Pelajari lebih lanjut tentang mendesain dengan IP Altera® FPGA, beragam pilihan inti siap pakai yang dioptimalkan untuk Altera® FPGA.
IP Base Suite
Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.
Contoh Desain
Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.
Hubungi Staf Penjualan
Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.