Saat menggunakan ALTLVDS_RX dalam mode PLL eksternal dengan DPA diaktifkan di perangkat lunak Quartus® II versi 12.1 dan yang lebih baru, Anda akan menerima kesalahan dalam Analisis dan Sintesis seperti yang ditunjukkan di bawah ini:
Galat: SERDES DPA Block node \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' tidak terhubung dengan benar pada port \'DPACLKIN\'. Itu harus terhubung ke salah satu port valid yang tercantum di bawah ini.
Info: Dapat dihubungkan ke port PHOUT dari arriav_pll_dpa_output WYSIWYG
Info: Dapat dihubungkan ke port OUTCLK dari generic_pll WYSIWYG
Ini memengaruhi perangkat Arria® V dan Stratix® V.
Ubah desain Anda saat menggunakan megafungsi ALTLVDS_RX dalam mode PLL eksternal dengan DPA diaktifkan dengan mengunduh dokumen Cara Kerja dan file example-project.zip ini.
Pertama, Anda harus menyelesaikan langkah-langkah untuk menerapkan ALTLVDS_RX dan ALTLVDS_TX dengan mode PLL eksternal seperti yang dijelaskan dalam solusi terkait di bawah ini.